

# 第4章

## Verilog HDL设计技术深入

# ● ● ● 4.1 过程中的两类赋值语句

## 4.1.1 阻塞式赋值语句

目标变量名 = 驱动表达式;

## 4.1.2 非阻塞式赋值语句

目标变量名 <= 驱动表达式;

【例4-1】	【例4-2】
<pre>assign Q1 = A   B; assign Q2 = B ^ C; assign Q1 = C &amp; A;</pre>	<pre>always @(A,B,C) begin     Q1 &lt;= A   B;     Q2 &lt;= B &amp; C;     Q1 &lt;= C ^ A; end</pre>

# ● ● ● 4.1 过程中的两类赋值语句

【例4-3】阻塞式赋值示例	【例4-4】非阻塞式赋值示例
<pre>always @(A,B) begin     M1 = A ;     M2 = B &amp; M1;     Q = M1   M2; end</pre>	<pre>always @(A,B) begin     M1 &lt;= A ;     M2 &lt;= B &amp; M1;     Q &lt;= M1   M2; end</pre>

# ● ● ● 4.1 过程中的两类赋值语句

## 4.1.3 深入认识阻塞赋值和非阻塞式赋值的特点

【例4-5】使用非阻塞赋值符的时序模块

```
module DDF3 (CLK, D, Q);  
    output Q ; input CLK, D;  
    reg a, b, Q;  
    always @(posedge CLK) begin  
        a <= D;  
        b <= a;  
        Q <= b;          end  
endmodule
```

【例4-6】使用阻塞赋值符的时序模块

```
module DFF3 (CLK, D, Q);  
    output Q ; input CLK, D;  
    reg a, b, Q;  
    always @(posedge CLK) begin  
        a = D;  
        b = a;  
        Q = b;          end  
endmodule
```

# ● ● ● 4.1 过程中的两类赋值语句

## 4.1.3 深入认识阻塞赋值和非阻塞式赋值的特点




图 4-1 例 4-5 综合后的 RTL 电路




图 4-2 例 4-6 综合后的 RTL 电路

# ● ● ● 4.1 过程中的两类赋值语句

## 4.1.3 深入认识阻塞赋值和非阻塞式赋值的特点

### 【例 4-7】

```
always @( * )
begin
    if (in1==1) ... // 第 1 行
        a1 <= 4'B1010 ; // 第 2 行
        ...
    if (in2==0) ... // 第 15+n 行
        ...
        b1 = 4'B0011 ; // 第 30+m 行
        ...
end
```

### 【例 4-8】

```
Q = b;
b = a;
a = D;
```



# 4.1 过程中的两类赋值语句

【例4-9】非阻塞赋初值导致错误	【例4-10】阻塞赋初值正确
<pre>module mux41(D0,D1,D2,D3,S1,S0,OUT);     output OUT ;     input D0,D1,D2,D3,S1,S0;     reg [2:0] T ; reg OUT;     always @(D0,D1,D2,D3,S1,S0)         begin    T &lt;= 0;             if (S0==1)    T &lt;= T+1 ;             if (S1==1)    T &lt;= T+2 ;             case (T)                 0 : OUT = D0 ;                 1 : OUT = D1 ;                 2 : OUT = D2 ;                 3 : OUT = D3 ;                 default : OUT = D0 ;             endcase    end endmodule</pre>	<pre>module mux41(D0,D1,D2,D3,S1,S0,OUT);     output OUT ;     input D0,D1,D2,D3,S1,S0;     reg [2:0] T ; reg OUT;     always @(D0,D1,D2,D3,S1,S0)         begin    T = 0;             if (S0==1)    T = T+1 ;             if (S1==1)    T = T+2 ;             case (T)                 0 : OUT = D0 ;                 1 : OUT = D1 ;                 2 : OUT = D2 ;                 3 : OUT = D3 ;                 default : OUT = D0 ;             endcase    end endmodule</pre>



# 4.1 过程中的两类赋值语句

## 4.1.3 深入认识阻塞赋值和非阻塞式赋值的特点




图 4-3 例 4-9 的错误工作时序




图 4-4 例 4-10 的正确工作时序





## 4.2 过程语句结构总结

1. 过程语句为一无限循环语句
2. 过程中的语句具有顺序和并行双重性
3. 过程语句本身是并行语句
4. 过程中只允许描述对应单一时钟的同步时序逻辑

# ● ● ● | 4.2 过程语句结构总结

## 5. 不完整条件语句与时序电路的关系

### 【例 4-11】

```
module mux2_1(CLK, D, Q, RST);  
    output Q ; input CLK, D, RST; reg Q;  
    always @(D or CLK or RST)  
        if(CLK) Q <= D;  
        else Q <= RST; //注意 if 后含 else 语句  
endmodule
```




图 4-5 例 4-11 的多路选择器



## 4.2 过程语句结构总结

### 5. 不完整条件语句与时序电路的关系

【例4-12】含锁存器	【例4-13】不含锁存器
<pre>output Q ; input [3:0] A,B;  reg Q;  always @(A,B) begin  if(A&gt;B) Q = 1'b1;  else if(A&lt;B) Q = 1'b0; end</pre>	<pre>always @(A,B) begin  if(A&gt;B) Q = 1'b1;  else if(A&lt;B) Q = 1'b0;  else Q = 1'bz;  end</pre>




图4-6 例4-12的RTL图，输出口被加上了锁存器




图4-7 例4-13的RTL电路图，输出口没有锁存器，是纯组合电路



## 4.2 过程语句结构总结

### 5. 不完整条件语句与时序电路的关系




图 4-8 含时序模块的 3 选 1 多路选择器 RTL 图

# 4.3 移位寄存器设计

## 4.3.1 含同步预置功能的移位寄存器设计

### 【例 4-14】

```
module SHFT1(CLK, LOAD, DIN, QB);           // 右移移位寄存器
    output QB; input CLK, LOAD; input[7:0] DIN;
    reg [7:0] REG8 ;                         //规定此变量为测试端口
    always @(posedge CLK ) begin
        if (LOAD)    REG8<=DIN ; //注意LOAD是与CLK上升沿同步的控制信号
        else REG8[6:0] <= REG8[7:1] ; end //过程在此句结束

    assign QB = REG8[0] ;
endmodule
```




图 4-9 例 4-14 的工作时序图



## 4.3 移位寄存器设计

### 4.3.2 模式可控的移位寄存器设计

#### 【例 4-15】

```
Module SHFT2 (CLK,C0,MD,D,QB,CN);
output CN ; output [7:0] QB;    //进位输出和移位数据输出
input CLK,C0;                  //时钟和进位输入
input [7:0] D; input [2:0] MD; //待加载移位的数据输入和移位模式控制字
reg [7:0] REG ; reg CY ;
always @(posedge CLK) begin
case (MD)
1 : begin REG[0]<=C0; REG[7:1]<=REG[6:0]; CY<=REG[7]; end//带进位循环左移
2 : begin REG[0]<=REG[7] ; REG[7:1]<=REG[6:0] ;end //自循环左移
3 : begin REG[7]<=REG[0] ; REG[6:0]<=REG[7:1] ;end //自循环右移
4 : begin REG[7]<=C0; REG[6:0]<=REG[7:1];CY<=REG[0]; end //带进位循环右移
5 : begin REG<=D ; end //加载待移数
default : begin REG <= REG ; CY <= CY ; end // 过程结束
endcase end
assign QB = REG ; assign CN = CY ; //移位后输出, 及移位后输出
endmodule
```



# 4.3 移位寄存器设计

## 4.3.2 模式可控的移位寄存器设计




图 4-10 例 4-15 中带进位循环左移仿真波形(MD = “001”)



## 4.3 移位寄存器设计

### 4.3.3 使用移位操作符设计移位寄存器

【例4-16】	【例4-17】
<pre>module SHIF4 (DIN, CLK, RST, DOUT);     input CLK, DIN, RST;     output DOUT;     reg [3:0] SHFT;     always @(posedge CLK or posedge RST)         if (RST) SHFT&lt;=4'B0;         else begin    SHFT[3]&lt;=DIN;                     SHFT[2:0] &lt;= SHFT[3:1];                 end         assign DOUT=SHFT[0]; endmodule</pre>	<pre>module SHIF4 (DIN, CLK, RST, DOUT);     input CLK, DIN, RST;    output DOUT;     reg [3:0] SHFT;     always @(posedge CLK or posedge RST)         if (RST) SHFT&lt;=4'B0;         else begin             SHFT &lt;= (SHFT &gt;&gt; 1) ;             SHFT[3] &lt;= DIN;         end         assign DOUT = SHFT[0]; endmodule</pre>



# ● ● ● 4.3 移位寄存器设计

## 4.3.3 使用移位操作符设计移位寄存器




图 4-11 4 位右移移位寄存器 RLT 图



## 4.3 移位寄存器设计

### 4.3.3 使用移位操作符设计移位寄存器

试比较以下左右两段语句的操作结果，注意有符号变量的定义情况：

```
output signed[7:0] y;
```

```
input signed[7:0] a;
```

```
assign y = (a<<<2);
```

若a=10101011,则输出y=10101100

若a=10001111,则输出y=00111100

```
output signed[7:0] y;
```

```
input signed[7:0] a;
```

```
assign y = (a>>>2);
```

若a=10101011,则输出y=11101010

若 a=10001111,则输出 y=00011010

以下两段语句的执行结果相同，即 y=11101010

```
output signed [7:0] y;
```

```
parameter c=8'sb10101011;
```

```
assign y = (c >>> 2);
```

```
output [7:0] y;
```

```
parameter c=8'sb10101011;
```

```
assign y = (c >>> 2);
```

# ● ● ● | 4.4 乘法器设计任务及相关语句 应用

## 4.4.1 参数定义关键词parameter

**parameter** 标识符名1 = 表达式或数值1, 标识符名2 = 表达式或数值2, ...;

```
parameter A=15 , B=4'b1011, C=8'hAC ;
```

```
parameter d=8'b1001_0011 , e=8'sb10101101 ;
```

# 4.4 乘法器设计任务及相关语句应用

## 4.4.2 整数型寄存器类型定义

**integer** 标识符1, 标识符2, ... , 标识符n [msb: lsb] ;

```
module EXAPL (R,G);
parameter S=4;          //定义参数s
output[2*S:1] R,G ;    //定义两个8位输出变量
integer A, B[3:0];     //定义了5个integer类型: A、B[0]、B[1]、B[3]等, 都是32位
reg[2*S:1] R,G;
always @( A, B ) begin
    B[2] = 367;         // 整数完整赋值, 因为B[2]有32位
    R=B[2];           // 32位integer整数类型B[2]赋给8位reg类型R, B[2]高位被截
    A=471;            // 整数完整赋值, 因为A有32位
    G=A;              // 32位integer整数类型A赋给8位reg类型G, A高位被截
    B[0]= 3'B101;    // 允许二进制数直接赋给integer类型B[0]。
end    endmodule
```

# 4.4 乘法器设计任务及相关语句应用

## 4.4.3 for语句用法

for (循环初始值设置表达式; 循环控制条件表达式; 循环控制变量增值表达式)  
begin 循环体语句结构 end

【例4-18】

```
module MULT4B(R, A, B);  
    parameter S=4;  
    output[2*S:1] R ;  
    input[S:1] A,B; reg[2*S:1] R ;  
    integer i;  
    always @(A or B) begin  
        R = 0 ;  
        for(i=1; i<=S; i=i+1)  
            if(B[i]) R=R+(A<<(i-1));  
    end endmodule
```

【例4-19】

```
module MULT4B (R, A, B);  
    parameter S=4;  
    output[2*S:1] R; input[S:1] A,B;  
    reg[2*S:1] R,AT; reg[S:1] BT,CT;  
    always @(A, B ) begin  
        R=0; AT = {{S{1'B0}},A};  
        BT = B; CT = S;  
        for(CT=S; CT>0; CT=CT-1)  
            begin if(BT[1]) R=R+AT;  
                AT = AT<<1; BT = BT>>1;  
            end  
    end endmodule
```

# 4.4 乘法器设计任务及相关语句应用

## 4.4.3 for语句用法




图 4-12 四位乘法器时序仿真图

# ● ● ● 4.4 乘法器设计任务及相关语句应用

## 4.4.4 repeat语句用法

```
repeat (循环次数表达式)  
begin 循环体语句结构 end
```

## 4.4.5 while语句用法

```
while (循环控制条件表达式)  
begin 循环体语句结构 end
```

# 4.4 乘法器设计任务及相关语句应用

【例4-20】	【例4-21】
<pre>module MULT4B(R, A, B);     parameter S=4;     output [2*S:1] R; input [S:1] A, B;     reg [2*S:1] TA, R; reg [S:1] TB;     always @(A or B) begin         R = 0 ; TA = A ; TB = B ;         repeat(S) begin             if(TB[1]) begin R=R+TA; end             TA = TA&lt;&lt;1; TB = TB&gt;&gt;1;         end end endmodule</pre>	<pre>module MULT4B(A, B, R);     parameter S=4;     input[S:1] A, B; output[2*S:1] R;     reg[2*S:1] R, AT; reg[S:1] BT, CT;     always@(A or B) begin         R=0; AT={{S{1'b0}}, A};         BT=B; CT=S;         while(CT&gt;0) begin             if(BT[1]) R=R+AT; else R=R;             begin CT=CT-1; AT=AT&lt;&lt;1; BT=BT&gt;&gt;1;         end end end endmodule</pre>





## 4.5 if语句一般用法

### if语句的结构

```
(1) if (条件表达式) begin 语句块; end
(2) if (条件表达式) begin 语句块1; end
    else begin 语句块2; end
(3) if (条件表达式1) begin 语句块1; end
    else if (条件表达式2) begin 语句块2; end
    .
    .
    else if (条件表达式n) begin 语句块n; end
    else begin 语句块n+1; end
```



## 4.5 if语句一般用法

【例4-22】

```
module mux4_1(DIN,DOUT);
    output [0:2] DOUT;
    input [0:7] DIN; reg [0:2] DOUT;
    always @(DIN) begin
        casez (DIN)
            8'b???????0 : DOUT<=3'b000;
            8'b???????01 : DOUT<=3'b100;
            8'b???????011 : DOUT<=3'b010;
            8'b?????0111 : DOUT<=3'b110;
            8'b????01111 : DOUT<=3'b001;
            8'b???011111 : DOUT<=3'b101;
            8'b?01111111 : DOUT<=3'b011;
            8'b011111111 : DOUT<=3'b111;
            default : DOUT<=3'b000;
        endcase
    end
endmodule
```

【例4-23】

```
module mux4_1(DIN,DOUT);
    output [0:2] DOUT;
    input [0:7] DIN; reg [0:2] DOUT;
    always @(DIN)
        begin
            if (DIN[7]==0) DOUT=3'b000;
            else if (DIN[6]==0) DOUT=3'b100;
            else if (DIN[5]==0) DOUT=3'b010;
            else if (DIN[4]==0) DOUT=3'b110;
            else if (DIN[3]==0) DOUT=3'b001;
            else if (DIN[2]==0) DOUT=3'b101;
            else if (DIN[1]==0) DOUT=3'b011;
            else
                DOUT=3'b111;
        end
    endmodule
```



## 4.5 if语句一般用法

表 4-1 8 线-3 线优先编码器真值表

输 入								输 出		
din0	din1	din2	din3	din4	din5	din6	din7	output0	output1	output2
x	x	x	x	x	x	x	0	0	0	0
x	x	x	x	x	x	0	1	1	0	0
x	x	x	x	x	0	1	1	0	1	0
x	x	x	x	0	1	1	1	1	1	0
x	x	x	0	1	1	1	1	0	0	1
x	x	0	1	1	1	1	1	1	0	1
x	0	1	1	1	1	1	1	0	1	1
0	1	1	1	1	1	1	1	1	1	1

注：表中的“x”为任意



图4-13 例4-22和例4-23的时序仿真波形图



## 4.5 if语句一般用法

【例4-24】	【例4-25】
<pre>module andd(A,B,Q);   output Q ; input A,B; reg Q;   always @(A,B )     if (A==0)       begin if (B==0) Q=0;             else Q=1; end endmodule</pre>	<pre>module andd(A,B,Q);   output Q; input A,B; reg Q;   always @(A,B )     if (A==0)       begin if (B==0) Q=0; end             else Q=1; endmodule</pre>




图 4-14 例 4-24 的 RTL 图




图 4-15 例 4-25 的 RTL 图



## 4.6 三态与双向端口设计

### 4.6.1 三态控制电路设计

#### 【例 4-26】

```
module tri4B (ENA,DIN,DOUT);  
    input ENA;    input [3:0] DIN ;    output [3:0] DOUT ;  
    reg [3:0] DOUT;  
    always @(DIN,ENA) begin  
        if (ENA) DOUT <= DIN ;  
        else DOUT <= 4'HZ; end  
endmodule
```




图 4-16 4 位三态控制门电路



## 4.6 三态与双向端口设计

### 4.6.2 双向端口设计

#### 【例 4-27】

```
module bi4b(TRI_PORT, DOUT, DIN, ENA, CTRL);  
  inout TRI_PORT;  input DIN, ENA, CTRL;  
  output DOUT ;  
  assign TRI_PORT = ENA ? DIN : 1'bz;  
  assign DOUT = TRI_PORT | CTRL;  
endmodule
```




图 4-17 例 4-27 的 1 位双向端口电路设计之 RTL 图



## 4.6 三态与双向端口设计

### 4.6.2 双向端口设计

【例4-28】

```
module BI4B (CTRL,DIN,Q,DOUT);
    input CTRL;    input [3:0] DIN;
    inout [3:0] Q; output [3:0] DOUT;
    reg [3:0] DOUT,Q ;
    always @(Q,DIN,CTRL) begin
        if (!CTRL) DOUT<=Q ;
        else begin
            Q<=DIN ; DOUT<=4'HZ;
        end end
endmodule
```

【例4-29】

```
module BI4B (CTRL,DIN,Q,DOUT);
    input CTRL;    input [3:0] DIN;
    inout [3:0] Q; output [3:0] DOUT;
    reg [3:0] DOUT,Q ;
    always @(Q,DIN,CTRL) begin
        if (!CTRL) begin DOUT <= Q ;
            Q<=4'HZ; end
        else begin Q<=DIN; DOUT<=4'HZ;
        end end
endmodule
```



# 4.6 三态与双向端口设计

## 4.6.2 双向端口设计




图 4-19 例 4-28 的 RTL 图




图 4-18 例 4-28 的仿真波形图





# 4.6 三态与双向端口设计

## 4.6.2 双向端口设计




图 4-20 例 4-29 的 RTL 图




图 4-21 例 4-29 的仿真波形图



## 4.6 三态与双向端口设计

### 4.6.3 三态总线控制电路设计

#### 【例4-30】

```
module triBUS4(IN3, IN2, IN1, IN0, ENA, DOUT);  
    input[3:0] IN3, IN2, IN1, IN0 ; input[1:0] ENA;  
    output[3:0] DOUT; reg[3:0] DOUT;  
    always @(ENA, IN3, IN2, IN1, IN0) begin  
        if (ENA==0) DOUT=IN3 ; else DOUT=4'HZ;  
        if (ENA==1) DOUT=IN2 ; else DOUT=4'HZ;  
        if (ENA==2) DOUT=IN1 ; else DOUT=4'HZ;  
        if (ENA==3) DOUT=IN0 ; else DOUT=4'HZ; end  
endmodule
```



## 4.6 三态与双向端口设计

### 4.6.3 三态总线控制电路设计

**【例4-31】**

```
module triBUS4(IN3, IN2, IN1, IN0, ENA, DOUT);  
    input[3:0] IN3, IN2, IN1, IN0 ; input[1:0] ENA;  
    output[3:0] DOUT; reg[3:0] DOUT;  
    always @(ENA or IN0) begin  
        if (ENA==2'b00) DOUT=IN0; else DOUT=4'hz; end  
    always @(ENA or IN1) begin  
        if (ENA==2'b01) DOUT=IN1; else DOUT=4'hz; end  
    always @(ENA or IN2) begin  
        if (ENA==2'b10) DOUT=IN2; else DOUT=4'hz; end  
    always @(ENA or IN3) begin  
        if (ENA==2'b11) DOUT=IN3; else DOUT=4'hz; end  
endmodule
```



# 4.6 三态与双向端口设计

## 4.6.3 三态总线控制电路设计




图4-22 例4-30的RTL图




图4-23 例4-31的2位简化RTL图



## 4.6 三态与双向端口设计

### 4.6.3 三态总线控制电路设计

#### 【例 4-32】

```
module mux4_1(IN3, IN2, IN1, IN0, ENA, DOUT);  
    input [3:0] IN3, IN2, IN1, IN0; input [1:0] ENA; output [3:0] DOUT;  
    assign DOUT = (ENA==2'B00) ? IN0 : 4'HZ;  
    assign DOUT = (ENA==2'B01) ? IN1 : 4'HZ;  
    assign DOUT = (ENA==2'B10) ? IN2 : 4'HZ;  
    assign DOUT = (ENA==2'B11) ? IN3 : 4'HZ;  
endmodule
```



## 4.7 半整数与奇数分频电路设计




图 4-24 占空比为 50%的任意奇数次分频电路




图 4-25 图 4-24 电路的仿真波形



## 4.7 半整数与奇数分频电路设计

**【例 4-33】** 占空比为 50% 的任意奇数次 5 分频电路

```
module FDIV3 (CLK,K_OR,K1,K2);
input CLK;    output K_OR,K1,K2;
reg[2:0] C1,C2;  reg M1, M2;
always @(posedge CLK) begin
    if(C1==4) C1<=0;  else C1<=C1+1;
    if(C1==1) M1<=~M1;  else if(C1==3) M1=~M1;  end
always @(negedge CLK) begin
    if(C2==4) C2<=0;  else C2<=C2+1;
    if(C2==1) M2<=~M2;  else if(C2==3) M2=~M2;  end
assign K1 = M1;  assign K2 = M2;
assign K_OR = M1 | M2;
endmodule
```



## 4.7 半整数与奇数分频电路设计




图 4-26 占空比为 50%的任意奇数次分频电路





## 4.7 半整数与奇数分频电路设计




图 4-27 任意半整数分频电路



图 4-28 图 4-27 电路仿真波形图



## 4.8 文字规则

### 1. 整数

```
reg [3:0] A ; reg [5:0] B ; reg [31:0] C ;
```

`A <= 6'B11_0110 ;` // A 实际获得赋值 `4'B0110`，高 2 位被截去。进制符号 `b` 或 `B` 大小写都可。

`A <= 'o466;` // `'o466 = 'H136`，A 实际获得低 4 位：`4'B0110`。高位被截去。

`A <= 123;` // `123=32'h0000_007B`，转换为 32 位二进制数，A 实际获得赋值 `4'B1011`。

`A <= 8'hAC;` // A 实际获得赋值 `4'h1100`，高 4 位被截去。

`C <= -5;` // `-5=32'hFFFFFFFB`，A 即获得赋值 `32'hFFFFFFFB`。

`B <= -7'd30;` // `-7'd30 = 7'H62`，A 实际获得赋值 `6'H22`，高 1 位被截去。



## 4.8 文字规则

### 2. 实数

1.335,      88 670 551.453 909 (=88670551.453909),      1.0,  
44.99e-2 (=0.4499),      0.1,      3E-4 (=0.0003)

### 3. 字符串

文字字符串

数位字符串



## 4.8 文字规则

### 4. 标识符

- 有效的字符：包括 26 个大小写英文字母，数字包括 0~9 以及 “\$” 和下划线 “\_” 等，或它们的组合。标识符最长可以包含 1023 个字符
- 任何标识符必须以英文字母或下划线开头。
- 必须是单一下划线 “\_”，且其前后都必须有英文字母或数字。
- 标识符中的英语字母区分大小写（注意，这与 VHDL 不同）。
- 允许包含图形符号(如回车符、换行符等)，也允许包含空格符。



```
2FFT // 起始为数字
Sig #N // 符号“#”不能成为标识符的构成
Not-Ack // 符号“-”不能成为标识符的构成
data BUS // 标识符中不能有双下划线
reg // 关键词
ADDER* // 标识符中不允许包含字符 *
```



## 4.9 操作符

- 单目操作符 (unary operators):  
操作符可带一个操作数，如逻辑取反  $\sim$ 。
- 双目操作符 (binary operators):  
操作符可带两个操作数，如与操作  $\&$ 。
- 三目操作符 (ternary operators):  
操作符可带三个操作数，如条件操作符。



# 4.9 操作符

## 1. 逻辑操作符

- `&&` 逻辑与
- `||` 逻辑或
- `!` 逻辑非。例如 `!A=0`

## 2. 缩位操作符

- `&` (与)
- `~&` (与非)
- `|` (或)
- `~|` (或非)
- `^` (异或)
- `^~`, `~^` (同或)



# 实训项目

## 4-1 半整数与奇数分频器设计

## 4-2 VGA彩条信号显示控制电路设计




图 4-29 VGA 行扫描、场扫描时序示意图



# 实训项目

**表 4-2 行扫描时序要求: (单位: 像素, 即输出一个像素 Pixel 的时间间隔)**

		行同步头				行图像		行周期
对应位置	Tf	Ta	Tb	Tc	Td	Te	Tg	
时间(Pixels)	8	96	40	8	640	8	800	

**表 4-3 场扫描时序要求: (单元: 行, 即输出一行 Line 的时间间隔)**

		行同步头				行图像		行周期
对应位置	Tf	Ta	Tb	Tc	Td	Te	Tg	
时间(Lines)	2	2	25	8	480	8	525	





# 实训项目




图 4-30 HS 和 VS 的时序图





图 4-31 VGA 接口电路图，左接口从上往下看

### 【例 4-34】

```
module VGA_COLOR_LINE (CLK, MD, HS, VS, R, G, B); //VGA显示器 彩条 发生器
    input CLK, input MD;
    output HS, VS, R, G, B;
    wire R,G,B,VS,HS; //红, 绿, 蓝信号, 和场同步, 行同步信号
    wire FCLK, CCLK; reg HS1, VS1;
    reg[1:0] MMD; reg[4:0] FS; wire[3:1] GRB;
    reg[4:0] CC; //行同步, 横彩条生成
    reg[8:0] LL; //场同步, 竖彩条生成
    reg[3:1] GRBX,GRBY,GRBP; // x横彩条, y竖彩条
    assign GRB [2] = (GRBP[2] ^ MD) & HS1 & VS1 ;
    assign GRB [3] = (GRBP[3] ^ MD) & HS1 & VS1 ;
    assign GRB [1] = (GRBP[1] ^ MD) & HS1 & VS1 ;
    always @(posedge MD) begin
        if (MMD==2'b10) MMD<=2'b00; else MMD<=MMD+1 ; end //3种模式
    always @(MMD) begin
        if (MMD == 2'b00) GRBP <= GRBX ; // 选择横彩条
        else if (MMD == 2'b01) GRBP <= GRBY ; // 选择竖彩条
        else if (MMD == 2'b10) GRBP <= GRBX ^ GRBY ; //产生棋盘格
        else GRBP <= 3'b000 ; end
    always @(posedge CLK ) begin // 20MHz 21分频
        if (FS==20) FS<=0; else FS<=(FS+1) ; end
    always @(posedge FCLK) begin
        if (CC==29) CC<=0; else CC<=CC+1 ; end
```



```

always @(posedge CCLK) begin
    if (LL==481) LL<=0; else LL<=LL+1 ; end
always @(CC or LL) begin
    if (CC > 23) HS1<=1'b0; else HS1<=1'b1 ; //行同步
    if (LL > 479) VS1<=1'b0; else VS1<=1'b1 ; end //场同步
always @(CC or LL) begin
    if (CC < 3) GRBX <= 3'b111 ; // 横彩条
    else if (CC < 6) GRBX <= 3'b110 ;
    else if (CC < 9) GRBX <= 3'b101 ;
    else if (CC < 12) GRBX <= 3'b100 ;
    else if (CC < 15) GRBX <= 3'b011 ;
    else if (CC < 18) GRBX <= 3'b010 ;
    else if (CC < 21) GRBX <= 3'b001 ;
    else GRBX <= 3'b000 ;
    if (LL < 60) GRBY <= 3'b111 ; // 竖彩条
    else if (LL < 120) GRBY <= 3'b110 ;
    else if (LL < 180) GRBY <= 3'b101 ;
    else if (LL < 240) GRBY <= 3'b100 ;
    else if (LL < 300) GRBY <= 3'b011 ;
    else if (LL < 360) GRBY <= 3'b010 ;
    else if (LL < 420) GRBY <= 3'b001 ;
    else GRBY <= 0 ; end
assign HS = HS1 ; assign FCLK = FS[3] ;
assign HS = HS1 ; assign VS = VS1 ;
assign R = GRB[2] ; assign G = GRB[3] ;
assign B = GRB[1] ; assign CCLK = CC[4] ;
endmodule

```



# 实训项目

表 4-4 颜色编码:

颜色	黑	蓝	红	品	绿	青	黄	白
R	0	0	0	0	1	1	1	1
G	0	0	1	1	0	0	1	1
B	0	1	0	1	0	1	0	1

表 4-5 彩条信号发生器 3 种显示模式,

1	横彩条	1: 白黄青绿品红蓝黑	2: 黑蓝红品绿青黄白
2	竖彩条	1: 白黄青绿品红蓝黑	2: 黑蓝红品绿青黄白
3	棋盘格	1: 棋盘格显示模式 1	2: 棋盘格显示模式 2



# 实训项目

## 4-3 4X4阵列键盘键信号检测电路设计




图 4-32 4X4 键盘电路和 10 芯接口



# 实训项目

【例 4-35】

```
module KEY4X4 (CLK,A,B,R);
    input CLK; input [3:0] A; output [3:0] B; output [3:0] R;
    reg [1:0] C ;      reg [3:0] R,B ;
    always @ (posedge CLK) begin
        C<=C+1;
        case(C)
        0: B=4'B0111; 1: B=4'B1011; 2: B=4'B1101; 3: B=4'B1110;
        endcase
        case({B,A} )
            8'B0111_1110 : R=4'H0;    8'B0111_1101 : R=4'H1;
            8'B0111_1011 : R=4'H2;    8'B0111_0111 : R=4'H3;
            8'B1011_1110 : R=4'H4;    8'B1011_1101 : R=4'H5;
            8'B1011_1011 : R=4'H6;    8'B1011_0111 : R=4'H7;
            8'B1101_1110 : R=4'H8;    8'B1101_1101 : R=4'H9;
            8'B1101_1011 : R=4'HA;    8'B1101_0111 : R=4'HB;
            8'B1110_1110 : R=4'HC;    8'B1110_1101 : R=4'HD;
            8'B1110_1011 : R=4'HE;    8'B1110_0111 : R=4'HF;
        endcase      end
    endmodule
```



# 实训项目

## 4-4 串行静态显示控制电路设计




图 4-33 串/并转换数码管静态显示电路