



第3章

应用VerilogHDL设计数字系统

● ● ● 3.1 组合电路的Verilog描述和设计

3.1.1 2选1多路选择器设计任务导入




图 3-1 二选一多路选择器 mux21a 电路实体




图 3-2 mux21a 逻辑结构之一




图 3-3 mux21a 电路的时序波形

● ● ● 3.1 组合电路的Verilog描述和设计

3.1.2 2选1多路选择器的Verilog描述与设计

【例 3-1】

```
module MUX21a (a,b,s,y);  
    input a,b,s;  
    output y;  
    assign y = (s ? a : b);  
endmodule
```

1. 模块表达

```
module 模块名 (模块端口名表) ;  
    模块端口和模块功能描述 .  
endmodule
```

● ● ● 3.1 组合电路的Verilog描述和设计

3.1.2 2选1多路选择器的Verilog描述与设计

2. 端口语句、端口信号名和端口模式

```
input  端口名 1, 端口名 2, ... ;  
output 端口名 1, 端口名 2, ... ;  
inout  端口名 1, 端口名 2, ... ;  
input [msb : lsb] 端口名 1, 端口名 2, ... ;
```

(1) input : 输入端口。

(2) output : 输出端口。

(3) inout : 双向端口。

```
module MUX21a (input a, input b, input s, output y) ;
```

● ● ● 3.1 组合电路的Verilog描述和设计

3.1.2 2选1多路选择器的Verilog描述与设计

3. 赋值语句和条件操作符

```
assign y = a;           //将信号 a 向 y 赋值  
assign y = a & b ;     //将信号 a 和信号 b 逻辑相与后向 y 赋值
```

“assign y = (s ? a : b);”

条件表达式 ? 表达式1 : 表达式2

● ● ● 3.1 组合电路的Verilog描述和设计

3.1.2 2选1多路选择器的Verilog描述与设计

4. 关键字

input、output、module、assign

5. 标识符

mux21a、a、b和s等

6. 规范的程序书写格式

begin_end, case_endcase

7. 文件取名和存盘

MUX21a.v

● ● ● 3.1 组合电路的Verilog描述和设计

3.1.3 4选1多路选择器设计任务导入




图 3-4 4 选 1 多路选择器




图 3-5 4 选 1 多路选择器 MUX41a 的时序波形

● ● ● 3.1 组合电路的Verilog描述和设计

3.1.4 4选1多路选择器的Verilog表述与设计

【例 3-2】

```
module MUX41a (a, b, c, d, s1, s0, y);  
  电路模块 { input  a, b, c, d;  
  端口说明 { input  s1, s0;  
  和定义段 { output y;  
  信号类型 { reg y;  
  定义段 {  
    always @ ( a or b or c or d or s1 or s0 )  
      begin : MUX41  
        case( { s1, s0 } )  
          2'b00 : y <= a;  
          2'b01 : y <= b;  
          2'b10 : y <= c;  
          2'b11 : y <= d;  
          default : y <= a;  
        endcase  
      end  
endmodule
```

Verilog 表述的可综合的完整电路模块

电路模块功能描述段

● ● ● 3.1 组合电路的Verilog描述和设计

3.1.4 4选1多路选择器的Verilog表述与设计

1. reg型变量定义

寄存器型变量的定义格式如下：

```
reg 变量名1, 变量名2, . . . ;
```

```
reg [msb:lsb] 变量名1, 变量名2, . . . ;
```

2. 过程语句

过程语句的格式如下：

```
always @ (敏感信号及敏感信号列表或表达式)
```

包括块语句的各类顺序语句

(1) 用文字or连接所有敏感信号。

(2) 用逗号区分或连接所有敏感信号。

(3) 省略形式。

● ● ● 3.1 组合电路的Verilog描述和设计

3.1.4 4选1多路选择器的Verilog表述与设计

3. 块语句begin_end

begin_end 块语句的一般格式如下:

```
begin [: 块名]
    语句1; 语句2; . . . ; 语句n;
end
```

● ● ● 3.1 组合电路的Verilog描述和设计

3.1.4 4选1多路选择器的Verilog表述与设计

4. case条件语句和4种逻辑状态

```
case (表达式)
    取值1 : begin 语句1;    语句2; ... ; 语句n;        end
    取值2 : begin 语句n+1; 语句n+2; ... 语句n+m;      end
    ...
    default : begin 语句n+m+1; ... ; end
endcase
```

- 0 。含义有4：即二进制数0、低电平、逻辑0、事件为假的判断结果；
- 1 。含义也有4：即二进制数1、高电平、逻辑1、事件为真的判断结果；
- z 或 Z。高阻态，或高阻值。高阻值还可以用问号“？”来表示。
- x 或 X。不确定，或未知的逻辑状态。此值与z大小写都不分；

● ● ● 3.1 组合电路的Verilog描述和设计

3.1.4 4选1多路选择器的Verilog表述与设计

5. 并位操作和数字表达

$\{s1, s0\} \longrightarrow 00、01、10、11。$

$\{ a1, b1, 4\{a2,b2\}\} = \{ a1, b1, \{a2,b2\},\{a2,b2\},\{a2,b2\},\{a2,b2\}\} = \{ a1,b1,a2,b2,a2,b2,a2,b2,a2,b2\}$

<位宽> <进制> <数字>

● ● ● 3.1 组合电路的Verilog描述和设计

3.1.5 4选1多路选择器的数据流描述方式

【例 3-3】

```
module MUX41a (a,b,c,d,s1,s0,y);
    input a,b,c,d,s1,s0;      output y;
    wire [1:0] SEL;           // 定义2元素位矢量SEL为网线型变量wire
    wire AT, BT, CT, DT;     // 定义中间变量，以作连线或信号节点
    assign SEL = {s1,s0};    // 对s1,s0进行并位操作，即SEL[1]=s1; SEL[0]=s0
    assign AT = (SEL==2'D0); // assign语句中的变量必须是网线型变量
    assign BT = (SEL==2'D1);
    assign CT = (SEL==2'D2);
    assign DT = (SEL==2'D3);
    assign y = (a & AT) | (b & BT) | (c & CT) | (d & DT); // 4个逻辑信号相或
endmodule
```

● ● ● 3.1 组合电路的Verilog描述和设计

1. 按位逻辑操作符

$A=1'b0$; $B=1'b1$; $C[3:0]=4'b1100$; $D[3:0]=4'b1011$; $E[5:0]=6'b010110$;

表 3-1 逻辑操作符

逻辑操作符	逻辑功能	A,B逻辑操作结果	C,D逻辑操作结果	C,E逻辑操作结果
\sim	逻辑取反	$\sim A = 1'b1$	$\sim C = 4'b0011$	$\sim E = 6'b101001$
$ $	逻辑或	$A B = 1'b1$	$C D = 4'b1111$	$C E = 6'b011110$
$\&$	逻辑与	$A \& B = 1'b0$	$C \& D = 4'b1000$	$C \& E = 6'b000100$
\wedge	逻辑异或	$A \wedge B = 1'b1$	$C \wedge D = 4'b0111$	$C \wedge E = 6'b011010$
$\sim\wedge$ 或 $\wedge\sim$	逻辑同或	$A \sim\wedge B = 1'b0$	$C \sim\wedge D = 4'b1000$	$C \sim\wedge E = 6'b100101$

● ● ● 3.1 组合电路的Verilog描述和设计

2. 等式操作符

```
A=4'b1011; B=4'b0010; C=4'b0z10; D=4'b0z10;
```

表 3-2 等式操作符

等式操作符	含义	等式操作示例
==	等于	(3==4)=0; (A==4'b1011)=1; (B==4'b1011)=0; (D==C)=0;
!=	不等于	(D!=C)=1; (3!=4)=1;
===	全等	(4'b0z1x1===4'b0z1x1)=1;
!==	不全等	(4'b0z1x1!==4'b0z1x1)=0;

● ● ● 3.1 组合电路的Verilog描述和设计

3. assign连续赋值语句

```
assign 目标变量名 = 驱动表达式;
```

```
assign DOUT = a & b;
```




```
assign DOUT = a & b | c ;  
assign DOUT = e & f | d ;
```


● ● ● 3.1 组合电路的Verilog描述和设计

4. wire定义网线型变量

```
wire 变量名 1, 变量名 2, . . . ;  
wire [msb:lsb] 变量名 1, 变量名 2, . . . ;
```

```
wire Y = tmp1 ^ tmp2 ;  
  
wire tmp1, tmp2;  
assign Y = tmp1 ^ tmp2;
```



● ● ● 3.1 组合电路的Verilog描述和设计

4. wire定义网线型变量

【例 3-4】

```
module MUX41a (A,B,C,D,S1,S0,Y);  
    input A,B,C,D,S1,S0;    output Y;  
    wire AT = S0 ? D : C ;    //如果s0=1成立, 则AT=D; 如果s0=0成立, 则AT=C  
    wire BT = S0 ? B : A ;    //如果s0=1成立, 则BT=B; 如果s0=0成立, 则BT=A  
    wire Y = (S1 ? AT : BT); //如果s1=1, 则Y=AT; 如果s1=0, 则Y=BT  
endmodule
```




图 3-6 例 3-4 的 RTL 图

5. 注释符号

● ● ● 3.1 组合电路的Verilog描述和设计

3.1.6 4选1多路选择器的if语句描述方式

【例 3-5】

```
module MUX41a (A, B, C, D, S1, S0, Y);
    input A, B, C, D, S1, S0;
    output Y; //定义Y为输出信号
    reg [1:0] SEL; //定义一个模块内部的暂存变量SEL[1:0]
    reg Y; //定义输出端口信号Y为寄存器型变量
    always @(A, B, C, D, SEL) begin //块语句起始
        SEL = {S1, S0}; //把s1, s0并位为2元素矢量变量SEL[1:0]
        if (SEL==0) Y = A; //当SEL==0成立, 即(SEL==0)=1时, Y=A;
    else if (SEL==1) Y = B; //当(SEL==1)为真, 则Y=B;
    else if (SEL==2) Y = C; //当(SEL==2)为真, 则Y=C;
    else Y = D; //当SEL==3, 即SEL==2'b11时, Y = D;
    end //块语句结束
endmodule
```

● ● ● 3.1 组合电路的Verilog描述和设计

1. if_ else条件语句

```
if (S) Y = A; else Y = B;
```

```
if (S) Y=A; else begin Y=B; Z=C; Q=1b0; end
```

2. 过程赋值语句

(1) 阻塞式赋值 “=”

(2) 非阻塞式赋值 “<=”

3. 数据表示方式

{S1, S0} == 2'b10, (SEL == 2), (SEL == 2'D2)

● ● ● 3.1 组合电路的Verilog描述和设计

3.1.7 全加器设计任务导入




图 3-7 半加器 h_adder 电路图及其真值表




图 3-8 全加器 f_adder 电路图及其实体模块

● ● ● 3.1 组合电路的Verilog描述和设计

3.1.7 全加器设计任务导入




图 3-9 1 位全加器仿真时序波形

● ● ● 3.1 组合电路的Verilog描述和设计

3.1.8 加法器的Verilog描述与设计

1. 半加器的Verilog描述

【例3-6】

```
module h_adder(a,b,so,co); //半加器描述(1)，利用图3-7的布尔函数描述方法
    input a,b ;    output so,co ;
    assign so = (a) ^~ (~b) ;    //(a)同或(b非)
    assign co = a & b ;
endmodule
```

● ● ● 3.1 组合电路的Verilog描述和设计

3.1.8 加法器的Verilog描述与设计

1. 半加器的Verilog描述

【例3-7】

```
module h_adder (a,b,so,co); //半加器描述(2): 基于case语句的类真值表描述方法
    input a,b ;          output so,co ;
    reg so,co;
    always @( a , b , so , co) begin //主块开始
        case({a,b})
            0 : begin so=0 ; co=1'b0 ; end //注意这里使用了块语句
            1 : begin so=1 ; co=1'b0 ; end
            2 : begin so=1 ; co=1'b0 ; end
            3 : begin so=0 ; co=1'b1 ; end //注意条件表达式下的数值的数值类型
            default : begin so=0 ; co=0 ; end
        endcase
    end //主块结束
endmodule
```


● ● ● 3.1 组合电路的Verilog描述和设计

3.1.8 加法器的Verilog描述与设计

1. 半加器的Verilog描述

表 3-3 算术操作符

逻辑操作符	功能	说明	示例
+	加		$S = A + B = 8'b00011000$
-	减		$S = B - A = 8'b11111110$
*	乘		$S = A * B = 8'b10001111 = 2'H8F$
/	除	结果: 小数抛弃	$S = A / 3 = 8'b00000100$
%	求余	除法求余数	$S = A \% 3 = 8'b00000001$

表中的示例数据是: $A[3:0] = 4'b1101$; $B[3:0] = 4'b1011$; 定义 s 为 $S[7:0]$

● ● ● 3.1 组合电路的Verilog描述和设计

3.1.8 加法器的Verilog描述与设计

1. 半加器的Verilog描述

【例 3-8】

```
module h_adder(a,b,so,co); //半加器描述(3): 直接用算符完成的描述
    input a,b ;    output so,co ;
    assign {co,so} = a + b; //两位二进制数直接相加, 进位进入并位后的co
endmodule
```

【例 3-9】

```
module or2a(a,b,c); //或门逻辑描述
    output c; input a,b ;
    assign c = a | b ;
endmodule
```

● ● ● 3.1 组合电路的Verilog描述和设计

3.1.8 加法器的Verilog描述与设计

2. 全加器顶层文件设计和例化语句

【例 3-10】

```
module f_adder(ain,bin,cin,cout,sum); //1位二进制全加器顶层设计描述
    output cout,sum ;    input ain,bin,cin ;
    wire e,d,f ;        //定义网线型变量用作内部元件间连线
    h_adder u1( ain, bin, e, d );    //使用位置关联法进行例化
    h_adder u2(.a(e), .so(sum), .b(cin),.co(f) );
    or2a u3(.a(d), .b(f), .c(cout) );//使用端口名关联法进行例化
endmodule
```




图 3-9 1 位全加器仿真时序波形

● ● ● 3.1 组合电路的Verilog描述和设计

3.1.8 加法器的Verilog描述与设计

2. 全加器顶层文件设计和例化语句

<模块元件名> <例化元件名> (.例化元件端口 (例化元件外接端口名), ...);

```
h_adder u2(.a(e), .so(sum), .b(cin), .co(f));
```

```
h_adder u2(.b(cin), .co(f), .a(e), .so(sum));
```

```
h_adder u1( ain, bin, e, d );
```

● ● ● 3.1 组合电路的Verilog描述和设计

3.1.8 加法器的Verilog描述与设计

3. 8位加法器的Verilog描述

【例 3-11】

```
module ADDER8B (A, B, CIN, COUT, DOUT);  
    output [7:0]DOUT; output COUT; input [7:0]A,B; input  CIN;  
    wire [8:0]  DATA;  
    assign DATA = A + B + CIN;           //加操作的进位自动进入DATA[8]  
    assign COUT = DATA[8] ;  assign DOUT = DATA[7:0] ;  
endmodule
```

● ● ● 3.1 组合电路的Verilog描述和设计

3.1.8 加法器的Verilog描述与设计

3. 8位加法器的Verilog描述

【例 3-12】

```
module ADDER8B (A,B,CIN,COUT,DOUT);  
    output [7:0] DOUT; output COUT;  
    input [7:0] A,B; input CIN;  
    assign {COUT,DOUT} = A + B + CIN; //加操作的进位进入并位COUT  
endmodule
```

● ● ● 3.1 组合电路的Verilog描述和设计

3.1.8 加法器的Verilog描述与设计

3. 8位加法器的Verilog描述




图 3-10 八位加法器仿真波形




图 3-11 8 位加法器 QuartusII 综合之 RTL 电路

● ● ● 3.2 时序电路的Verilog表述和设计

3.2.1 边沿触发型触发器设计任务导入




图 3-12 D 触发器模块




图 3-13 D 触发器时序波形

● ● ● 3.2 时序电路的Verilog表述和设计

3.2.2 边沿触发型触发器的Verilog表述和设计

【例 3-13】

```
module DFF1 (CLK, D, Q);           //D 触发器基本模块
    output Q ; input CLK, D ;
    reg Q;
    always @( posedge CLK )       //CLK 上升沿启动
        Q <= D;                  //当 CLK 有上升沿时 D 被锁入 Q
endmodule
```

● ● ● 3.2 时序电路的Verilog表述和设计

3.2.3 电平触发型锁存器设计任务导入




图 3-14 锁存器 LATCH1 模块及其逻辑电路




图 3-15 例 3-14 的锁存器时序波形

● ● ● 3.2 时序电路的Verilog表述和设计

3.2.4 电平触发型锁存器的Verilog表述

【例 3-14】

```
module LATCH1(CLK, D, Q);  
    output Q ;    input CLK, D;  
    reg Q;  
    always @(D or CLK)  
        if(CLK) Q <= D;  
endmodule
```

● ● ● 3.2 时序电路的Verilog表述和设计

3.2.5 含异步复位/时钟使能型触发器设计任务导入




图 3-16 含使能和复位的 D 触发器




图 3-17 含异步清 0 和时钟使能型 D 触发器的时序图

● ● ● 3.2 时序电路的Verilog表述和设计

3.2.6 含异步复位/时钟使能型触发器的Verilog表述

【例 3-15】

```
module DFF2 (CLK, D, Q, RST, EN); //含异步清 0 和时钟同步使能的 D 触发器
    output Q ;    input CLK, D, RST, EN;
    reg Q;
    always @(posedge CLK or negedge RST ) begin //块开始
        if (!RST) Q <= 0; //如果 RST=0 条件成立, Q 被清 0
    else if (EN) Q <= D; //在 CLK 上升沿处, EN=1, 则执行赋值语句
    end //块结束
endmodule
```

● ● ● 3.2 时序电路的Verilog表述和设计

3.2.7 同步复位型触发器设计任务导入




图 3-18 含同步清 0 的 D 触发器




图 3-19 含同步清 0 的 D 触发器的仿真波形

● ● ● 3.2 时序电路的Verilog表述和设计

3.2.8 同步复位型触发器的Verilog表述和设计

【例 3-16】

```
module DFF2 (CLK, D, Q, RST);    //含有同步清 0 的 D 触发器
    output Q ;    input CLK, D, RST ;
    reg Q;
    always @(posedge CLK ) //注意，敏感信号表中只放了对 CLK 上升沿的敏感表述
        if (RST==1) Q = 0; //当 CLK 有上升沿时，若 RST=0，则 Q 被清 0
    else if (RST==0) Q = D; //当 CLK 有上升沿时，若 RST=1，则 Q 被更新为 D 值
        else Q = Q; //否则保持 Q 原值。此句可以不要。
endmodule
```

● ● ● 3.2 时序电路的Verilog表述和设计

3.2.9 异步复位型锁存器设计任务导入




图 3-20 含异步清 0 的锁存器




图 3-21 含异步清 0 锁存器的逻辑电路图




图 3-22 含异步清 0 的锁存器的仿真波形

● ● ● 3.2 时序电路的Verilog表述和设计

3.2.10 异步复位型锁存器的Verilog表述和设计

【例3-17】

```
module LATCH3(CLK,D,Q,RST);  
    output Q ;  
    input CLK,D,RST;  
    assign Q = (!RST)? 0:(CLK ? D:Q);  
endmodule
```

【例3-18】

```
module LATCH4(CLK,D,Q,RST);  
    output Q ; input CLK,D,RST;  
    reg Q;  
    always @(D or CLK or RST)  
        if(!RST) Q<=0;  
        else if(CLK) Q<=D;  
endmodule
```

● ● ● 3.2 时序电路的Verilog表述和设计

3.2.11 Verilog的时钟过程表述的特点和规律

【例 3-19】

```
module DFF5 (CLK, D, Q, RST, DIN, OUT);  
    output Q, OUT ; input CLK, D, RST, DIN ;    reg Q, OUT;  
    always @(posedge CLK )  
        begin  
            OUT = !DIN ;  
            if (RST==1) Q=0;           //当 CLK 有上升沿时, 若 RST=1, 则 Q 被清 0  
            else if (RST==0) Q=D; //当 CLK 有上升沿时, 若 RST=0, 则 Q 被更新为 D 值  
            else Q=Q;           //否则保持 Q 原值  
        end  
end  
endmodule
```




图 3-23 例 3-19 的 RTL 图

● ● ● 3.2 时序电路的Verilog表述和设计

3.2.12 异步时序模块的Verilog表述

【例 3-20】

```
module AMOD(D,A,CLK,Q);  
    output Q ;    input A,D,CLK;  
    always @(posedge CLK)  
        begin Q1 = ~(A | Q); end  
    always @(posedge Q1 )  
        begin Q = D;    end  
endmodule
```

//含有两个过程语句的异步时序电路

```
reg Q,Q1;
```

//过程1

//过程2，将过程1的输出作为时钟信号




图 3-24 例 3-20 的异步时序电路图

● ● ● 3.3 计数器的Verilog描述和设计

3.3.1 4位二进制计数器设计任务导入




图 3-25 4 位加法计数器工作时序

● ● ● 3.3 计数器的Verilog描述和设计

3.3.2 4位二进制计数器的Verilog表述和设计

【例 3-21】

```
module CNT4 (CLK, Q); //最简单的4位二进制加法计数器
    output [3:0] Q ; input CLK;
    reg [3:0] Q1 ; //定义一个内部4位寄存节点
    always @(posedge CLK)
        begin Q1 <= Q1+1 ; end //CLK有上跳沿时, Q1累加1, 否则保持
    assign Q=Q1; //将Q1数据向端口Q输出
endmodule
```




图 3-26 4 位加法计数器 RTL 电路

● ● ● 3.3 计数器的Verilog描述和设计

3.3.3 功能更全面的计数器设计

【例 3-22】

```
module CNT10 (CLK, RST, EN, LOAD, COUT, DOUT, DATA);
    input CLK, EN, RST, LOAD ; // 时钟, 时钟使能, 复位, 数据加载控制信号;
    input [3:0] DATA ; // 4位并行加载数据
    output [3:0] DOUT ; // 计数数据输出
    output COUT ; // 计数进位输出
    reg [3:0] Q1 ; reg COUT ;
    assign DOUT = Q1; // 将内部寄存器的计数结果输出至DOUT
    always @(posedge CLK or negedge RST) begin //时序过程
        if (!RST) Q1 <= 0; //RST=0时, 对内部寄存器单元异步清0
        else if (EN) begin //同步使能EN=1, 则允许加载或计数
            if (!LOAD) Q1 <= DATA; //当LOAD=0, 向内部寄存器加载数据
            else if (Q1<9) Q1 <= Q1+1; //当Q1小于9时, 允许累加
            else Q1 <= 4'b0000; end //否则一个时钟后清0返回初值
        end
    end
    always @(Q1) //组合电路之过程
        if (Q1==4'h9) COUT = 1'b1; //当Q1=1001时, COUT输出进位标志1
        else COUT = 1'b0; //否则, 输出进位标志0
endmodule
```

● ● ● 3.3 计数器的Verilog描述和设计

3.3.3 功能更全面的计数器设计




图 3-27 例 3-22 的仿真波形图

● ● ● 3.3 计数器的Verilog描述和设计

3.3.3 功能更全面的计数器设计




图 3-28 QuartusII 对例 3-22 综合和后得到的 RTL 图

● ● ● 3.3 计数器的Verilog描述和设计

3.3.3 功能更全面的计数器设计

表 3-4 不等式操作符

等式操作符	含义	操作示例
>	大于	(A < B) = 0; (A > B) = 1;
<	小于	(A < 20) = 1; (A > 12) = 1;
<=	小于或等于	(A >= 14) = 0; (A <= 13) = 1;
>=	大于或等于	注, 以上示例中, 设 A=4'B1101 ; B=4'B0110



3.4 Verilog的描述风格

3.4.1 RTL描述

3.4.2 行为描述

3.4.3 数据流描述

3.4.5 结构描述

3.5 基于HDL文本输入的硬件设计技术

3.5.1 编辑和输入设计文件

- (1) 新建文件夹。
- (2) 输入源程序。
- (3) 文件存盘。




图 3-29 编辑输入源程序并存盘



3.5 基于HDL文本输入的硬件设计技术

3.5.2 创建工程和全程编译前约束项目设置

3.5.3 全程综合与编译

● ● ● | 3.5 基于HDL文本输入的硬件设计技术

3.5.4 仿真测试




图 3-30 仿真波形输出报告 Simulation Report

3.5.5 RTL图观察器应用

3.5 基于HDL文本输入的硬件设计技术

3.5.6 引脚锁定

	To	Location	Enabled
1	CLK	PIN_69	Yes
2	EN	PIN_68	Yes
3	RST	PIN_66	Yes
4	LOAD	PIN_67	Yes
5	DATA[0]	PIN_88	Yes
6	DATA[1]	PIN_89	Yes
7	DATA[2]	PIN_90	Yes
8	DATA[3]	PIN_91	Yes
9	DOUT[0]	PIN_32	Yes
10	DOUT[1]	PIN_46	Yes
11	DOUT[2]	PIN_44	Yes
12	DOUT[3]	PIN_43	Yes
13	<<new>>		

图 3-31 表格方式引脚锁定窗

表 3-5 基于 KX-7C5E+开发板的 EP3C10 开发板的引脚锁定表

信号控制端	拨码 4	拨码 3	拨码 2	拨码 1	键 K5	键 K6	键 K7	键 K8
功能信号设定	D[3]	D[2]	D[1]	D[0]	RST	LOAD	EN	CLK
引脚编号	Pin: 91	Pin: 90	Pin: 89	Pin: 88	Pin: 66	Pin: 67	Pin: 68	Pin: 69
功能信号设定	DOUT3	DOUT2	DOUT1	DOUT0	COUT			
引脚编号	Pin: 43	Pin: 44	Pin: 46	Pin: 32	Pin: 144			

● ● ● | 3.5 基于HDL文本输入的硬件设计技术

3.5.7 利用引脚属性定义方式锁定引脚

【例 3-23】 对应基于 EP3C10 的 5E+ 系统

```
input CLK /* synthesis chip_pin = "69" */ ; //无抖动信号可锁定在 P25
input EN /* synthesis chip_pin = "68" */ ;
input RST /* synthesis chip_pin = "66" */ ;
input LOAD /* synthesis chip_pin = "67" */ ;
input [3:0] DATA /* synthesis chip_pin = "91,90,89,88" */ ;
output [3:0] DOUT /* synthesis chip_pin = "43,44,46,32" */ ;
output COUT /* synthesis chip_pin = "144" */ ;
```

● ● ● 3.6 嵌入式逻辑分析仪使用方法

1. 打开SignalTap II编辑窗口




图 3-32 SignalTap II 编辑窗

● ● ● 3.6 嵌入式逻辑分析仪使用方法

2. 调入待测信号




图 3-33 输入逻辑分析仪测试信号

● ● ● 3.6 嵌入式逻辑分析仪使用方法

3. SignalTap II 参数设置




图 3-34 SignalTap II 编辑窗

3.6

嵌入式逻辑分析仪使用方法

4. 文件存盘




图 3-35 选择或删除 SignalTap II 文件加入综合编译

● ● ● 3.6 嵌入式逻辑分析仪使用方法

5. 编译下载




图 3-36 设定 SignalTap II 对 FPGA 的通信接口

● ● ● 3.6 嵌入式逻辑分析仪使用方法

6. 启动SignalTap II进行采样与分析




图 3-37 下载 CNT10.sof 并启动 SignalTap II

● ● ● 3.6 嵌入式逻辑分析仪使用方法

6. 启动SignalTap II进行采样与分析




图 3-38 SignalTap II 数据窗口设置后的信号波形

【例 3-24】

```
module CNT10 (CLK, RST, EN, LOAD, COUT, DOUT, DATA, CLK0);  
    input CLK /* synthesis chip_pin = "32" */ ; // 计数器工作时钟  
    input CLK0 /* synthesis chip_pin = "152" */ ; // 逻辑分析仪采样时钟
```



习题

3-5




图 3-39 含 2 选 1 多路选择器的模块

3-6




图 3-40 1 位全减器



习题

3-7




图 3-41 RTL 图 1




图 3-42 RTL 图 2




图 3-43 RTL 图 3




图 3-44 RTL 图 4



实训项目

3-1. 计数器设计




图 3-45 原理图示意图



实训项目

3-3. 十六进制7段数码显示译码器设计

表 3-6 7 段译码器真值表

输入码	输出码	代表数据
0000	0111111	0
0001	0000110	1
0010	1011011	2
0011	1001111	3
0100	1100110	4
0101	1101101	5
0110	1111101	6
0111	0000111	7
1000	1111111	8
1001	1101111	9
1010	1110111	A
1011	1111100	B
1100	0111001	C
1101	1011110	D
1110	1111001	E
1111	1110001	F




图 3-46 共阴数码管



实训项目

3-3. 十六进制7段数码显示译码器设计




图 3-47 计数器和译码器连接电路的顶层文件原理图

A	B 0001	0000	0001	0010	0011	0100	0101	0110	0111	1000	1001	1010	1011	1100	1101	1110	1111	0000	0001
LED7S	H 06	3F	06	5B	4F	66	6D	7D	07	7F	6F	77	7C	39	5E	79	71	3F	06

图 3-48 7 段译码器仿真波形



实训项目

3-4 移位相加型8位硬件乘法器设计




图 3-49 8 位乘法器逻辑原理图





图 3-50 8 位移位相加乘法器运算逻辑波形图



实训项目

3-4 移位相加型8位硬件乘法器设计

【例 3-25】

```
module REGSHT (CLK, CLR, D, Q);  
    input CLK, CLR;  input[8:0] D;  output[15:0] Q;  
    wire[15:0] Q;    reg[15:0] R16S;  
    always @(posedge CLK or posedge CLR) begin  
        if (CLR==1'b1) R16S<=16'H0000; //时钟到来时, 锁存输入值, 并右移低 8 位  
        else begin R16S[6:0]<=R16S[7:1]; R16S[15:7]<=D; end  
    end    assign Q = R16S ;  
endmodule
```